關(guān)鍵詞:導(dǎo)彈數(shù)據(jù)鏈 級(jí)聯(lián)編碼 rs碼 卷積碼 fpga
摘要:為了提高當(dāng)前導(dǎo)彈數(shù)據(jù)鏈系統(tǒng)中彈載下行數(shù)據(jù)鏈與車載上行數(shù)據(jù)鏈視頻與數(shù)據(jù)傳輸?shù)目煽啃?降低誤碼率,設(shè)計(jì)級(jí)聯(lián)編碼用于導(dǎo)彈數(shù)據(jù)鏈系統(tǒng)的信道編碼,RS(255,239)碼、交織(17×15)與卷積碼(2,1,7)進(jìn)行級(jí)聯(lián)設(shè)計(jì)與綜合,并通過(guò)VHDL語(yǔ)言實(shí)現(xiàn)級(jí)聯(lián)編碼的算法設(shè)計(jì),在FPGA芯片上實(shí)現(xiàn)。經(jīng)過(guò)仿真驗(yàn)證,級(jí)聯(lián)編碼能夠糾正140Bits的錯(cuò)誤,有效地降低了導(dǎo)彈數(shù)據(jù)鏈的誤碼率。將級(jí)聯(lián)編碼應(yīng)用到導(dǎo)彈數(shù)據(jù)鏈系統(tǒng)中,能夠滿足武器系統(tǒng)的設(shè)計(jì)要求。
注:因版權(quán)方要求,不能公開(kāi)全文,如需全文,請(qǐng)咨詢雜志社